スマートフォンやデータセンター、AI処理装置など、現代の電子機器は高性能化と小型化を両立することが求められています。
この要求に応えるために開発されたのが「TSV(Through Silicon Via)」、日本語で「シリコン貫通電極」と呼ばれる技術です。
TSVは、シリコンウェハやダイを垂直に貫通する電気的接続であり、3Dパッケージや3D集積回路を実現するための高性能インターコネクト技術です。
従来のワイヤーボンディングやフリップチップに比べて、接続密度が高く、接続長が短いため、高速化と低消費電力化を同時に実現できます。
この記事では、TSV技術の仕組み、歴史、種類、製造プロセス、応用例、課題について詳しく解説します。
TSV(Through Silicon Via)とは
TSV(Through Silicon Via)は、シリコンウェハまたはダイを完全に貫通する垂直方向の電気的接続(ビア)です。
日本語では「シリコン貫通電極」と呼ばれます。
基本的な定義
英語名:
Through Silicon Via(TSV)
Through Chip Via(TCV)とも呼ばれることがあります。
日本語名:
シリコン貫通電極
構造:
シリコンに微細な穴を開け、その穴に絶縁層と導電性材料(通常は銅)を充填して、シリコンの上下を電気的に接続する構造です。
サイズ:
- 直径: 5〜数十マイクロメートル(µm)
- アスペクト比(深さ/直径): 通常3〜20程度
TSVの役割
TSVは、以下の役割を果たします。
1. 3Dパッケージの実現:
複数のダイを垂直に積層し、より少ないスペースで高い接続性を実現します。
2. 3D集積回路(3D IC)の実現:
シリコンウェハやダイを垂直に積層し、相互接続することで、単一のデバイスとして動作させます。
3. 高速データ転送:
垂直方向の短い接続により、信号伝搬遅延を大幅に削減します。
4. 低消費電力:
接続長が短いため、消費電力を削減できます。
TSVの歴史
TSV技術の起源は古く、トランジスタの発明者の一人であるWilliam Shockleyにまで遡ります。
初期の概念(1950年代〜1960年代)
1958年:
William Shockleyが「Semiconductive Wafer and Method of Making the Same」という特許を出願しました。
この特許が、TSVの概念の起源とされています。
特許は1962年に認められました。
1964年:
IBMの研究者Merlin SmithとEmanuel Sternが「Methods of Making Thru-Connections in Semiconductor Wafers」という特許を出願しました。
この特許は、シリコンに穴を開ける方法を記述しており、1967年に認められました。
当初の目的:
TSVは当初、3D集積のために設計されたわけではありませんでした。
3D ICの誕生(1980年代)
1980年代:
日本で、TSVプロセスを用いた最初の3次元集積回路(3D IC)が発明されました。
1983年:
日立が日本で特許を出願しました。
1984年:
富士通が日本で特許を出願しました。
1986年:
富士通が、TSVを使用したスタックチップ構造を記述する日本特許を出願しました。
1989年:
東北大学の小柳光正(Mitsumasa Koyanagi)が、TSVを用いたウェハ対ウェハボンディング技術を開拓し、3D LSIチップを製造しました。
ICV法の開発(1997年)
1997年:
FraunhoferとSiemensの研究チームが、ICV(Inter-Chip Via)法を開発しました。
研究チームには、Peter Ramm、D. Bollmann、R. Braun、R. Buchner、U. Cao-Minh、Manfred Engelhardt、Armin Klumppが含まれていました。
これは、TSVプロセスのバリエーションであり、後にSLID(Solid Liquid Inter-Diffusion)技術と呼ばれるようになりました。
「Through Silicon Via」という用語の誕生(2000年)
2000年:
Tru-Si Technologiesの研究者Sergey Savastiouk、O. Siniaguine、E. Korczynskiが、3Dウェハレベルパッケージング(WLP)ソリューションのためのTSV方式を提案しました。
この際、「Through Silicon Via(TSV)」という用語が生まれました。
商業化(2007年〜)
2007年〜2008年:
東芝、Aptina、STMicroelectronicsなどの企業が、TSVを利用したCMOSイメージセンサーを商業化しました。
東芝は、この技術を「Through Chip Via(TCV)」と名付けました。
2009年9月:
Elpida Memoryが、世界初の8GB DRAMモジュール(4つのDDR3 SDRAMダイを積層)を開発しました。
2011年6月:
Elpida Memoryが、8GB DRAMモジュールをリリースしました。
2010年:
Samsung Electronicsが、世界初のTSV技術を用いたDRAMモジュールを開発しました。
2014年8月:
Samsung Electronicsが、世界初の3次元TSV積層技術を適用したサーバ向け次世代DDR4 DRAMモジュール(64GB)の量産を発表しました。
TSVの種類
製造プロセスによって、TSVは3つのタイプに分類されます。
Via-First TSV(前工程TSV)
製造タイミング:
個々のコンポーネント(トランジスタ、コンデンサ、抵抗など)がパターン化される前、つまりFEOL(Front End Of Line、前工程)で製造されます。
特徴:
- TSVを最初に形成するため、後続のプロセスへの影響が大きい
- シリコンインターポーザに使用される
用途:
- シリコンインターポーザ
Via-Middle TSV(中工程TSV)
製造タイミング:
個々のコンポーネントがパターン化された後、金属層(BEOL: Back End Of Line、後工程)が形成される前に製造されます。
特徴:
- アクティブ層とパッシブ層の両方を接続するために使用される
- 先進的な3D ICや統合に人気のあるオプション
用途:
- マイクロプロセッサ
- メモリデバイス
- 先進的な3D IC
Via-Last TSV(後工程TSV)
製造タイミング:
アクティブ層(FEOL)と金属化層(BEOL)の完成後、またはBEOL中に製造されます。
特徴:
- ウェハの前面または背面から製造される
- TSVを外部パッケージまたは基板に接続する
- CMOSイメージセンサーで最初に使用された
用途:
- CMOSイメージセンサー(CIS)
- マイクロエレクトロニクスシステム
TSVの製造プロセス
TSVの製造には、クリーンルーム環境で専用装置とプロセスを使用したいくつかのステップが含まれます。
基本的な製造ステップ
ステップ1: シリコンウェハの洗浄:
不純物を除去し、シリコンウェハ表面をきれいにします。
ステップ2: フォトレジストパターニング:
リソグラフィ技術を使用して、TSVを形成する位置をパターニングします。
ステップ3: 深掘りエッチング:
DRIE(Deep Reactive Ion Etching、深掘り反応性イオンエッチング)を使用して、シリコンに深い穴を開けます。
一般的には「Bosch Process(ボッシュプロセス)」と呼ばれる、エッチングと堆積を交互に繰り返すプロセスが使用されます。
ステップ4: 絶縁層の堆積:
シリコン酸化膜などの絶縁層を堆積し、銅の拡散を防ぎます。
ステップ5: バリア層とシード層の堆積:
PVD(Physical Vapor Deposition、物理蒸着)またはALD(Atomic Layer Deposition、原子層堆積)を使用して、バリア層(TaN、TiNなど)とシード層(銅)を堆積します。
ステップ6: 銅メッキ:
電気化学銅メッキ(ECP: Electrochemical Plating)を使用して、TSV内部を銅で充填します。
ボイドやシームのない充填が求められます。
ステップ7: CMP(化学機械研磨):
過剰な銅を除去し、表面を平坦化します。
ステップ8: ウェハの薄化:
ウェハの裏面を薄化し、TSVを露出させます。
ステップ9: 裏面メタライゼーション:
TSVの裏面に金属層を形成し、接続を完成させます。
製造上の課題
Boschプロセスによるスキャロップ:
Boschプロセスでは、側壁に波状の形状(スキャロップ)が生じることがあります。
これにより、バリア層とシード層の堆積が困難になります。
高アスペクト比:
TSVは高アスペクト比を持つため、均一な堆積と充填が難しくなります。
ボイドとシーム:
銅メッキ時に、ボイド(空隙)やシーム(継ぎ目)が発生することがあります。
これらは、電気抵抗の上昇、機械的強度の低下、デバイスの故障につながる可能性があります。
TSVのメリット
TSV技術は、従来のパッケージング技術と比較して、多くのメリットを提供します。
メリット1: 高密度実装
TSVにより、複数のダイを垂直に積層できるため、同じフットプリント(占有面積)でより多くの機能を詰め込むことができます。
従来技術との比較:
- Package-on-Package(PoP)と比較して、接続密度とデバイス密度が大幅に高い
メリット2: 短い接続長
垂直方向の接続により、接続長が大幅に短縮されます。
効果:
- 信号伝搬遅延の削減
- 高速動作
- 低消費電力
メリット3: 低消費電力
接続長が短いため、消費電力が削減されます。
性能向上:
Applied Materialsによると、TSVを使用することで、アーキテクチャとワークロードに応じて、約15倍の消費電力削減が可能です。
メリット4: 高速化
短い接続により、信号がより速く伝達されます。
性能向上:
Applied Materialsによると、TSVを使用することで、アーキテクチャとワークロードに応じて、約100倍の性能向上が可能です。
メリット5: 小型化
3D積層により、パッケージサイズを小型化できます。
効果:
- 長さと幅の増加がない
- より薄いパッケージ(インターポーザが不要な場合)
メリット6: ヘテロジニアス統合
異なる種類のデバイスを統合できます。
例:
- CMOSロジック、DRAM、III-V材料を単一のICに統合
- ロジック、メモリ、RF、フォトニクスを密接に統合
メリット7: 帯域幅の向上
TSVにより、高帯域幅のデータ転送が可能になります。
応用例:
- High Bandwidth Memory(HBM)
- Hybrid Memory Cube(HMC)
TSVのデメリット・課題
TSV技術には、いくつかの課題も存在します。
デメリット1: 製造コストが高い
TSVの製造には、専用の装置とプロセスが必要です。
そのため、製造コストが高くなります。
現状:
製造コストが相対的に高いため、TSVの実装は一般的にはまだ広く行われていません。
適用分野:
高密度メモリなど、特定の用途に限定されています。
デメリット2: 大きなピッチ
TSVの接触面積が比較的大きく、アライメント精度が制限されるため、TSV間のピッチ(間隔)が通常数マイクロメートルと大きくなります。
影響:
- かなりの面積を占有する
- ビア密度が大幅に制限される
デメリット3: 熱機械的ストレス
銅とシリコンの熱膨張係数の違いにより、熱機械的ストレスが発生します。
影響:
- ウェハの反り
- デバイスの信頼性低下
- 機械的破壊のリスク
デメリット4: 製造上の欠陥
TSV製造プロセスの各ステップで、さまざまな欠陥が発生する可能性があります。
主な欠陥:
- パターンミスアライメント(位置ずれ)
- 不均一な堆積
- 不完全な充填
- ボイド(空隙)
- シーム(継ぎ目)
影響:
- 電気抵抗の上昇
- 機械的強度の低下
- デバイスの故障
- 長期的な信頼性リスク
デメリット5: RFアプリケーションでの制限
低抵抗率シリコンインターポーザに埋め込まれた従来のTSVは、RF(Radio Frequency)領域での応用が制限されます。
理由:
- 高周波信号損失が大きい
- TSV間のクロストークが問題
対策:
同軸TSV設計など、RF用の特殊なTSV設計が開発されています。
TSVの応用例
TSV技術は、さまざまな分野で応用されています。
1. High Bandwidth Memory(HBM)
概要:
HBMは、複数のDRAMチップレットをTSVで積層し、高帯域幅のデータ転送を実現するメモリ技術です。
特徴:
- DDR5メモリと比較して、より高速なデータ転送
- より低い消費電力
- より小さいフォームファクタ
開発企業:
- SK Hynix
- Samsung Electronics
- Micron
用途:
- GPU(Graphics Processing Unit)
- HPC(High Performance Computing、高性能コンピューティング)
- データセンター
- AI/機械学習プロセッサ
2. CMOSイメージセンサー(CIS)
概要:
CMOSイメージセンサーは、TSVを利用した最初の応用例の一つです。
技術:
BSI(Backside Illuminated、裏面照射)CMOSイメージセンサーでは、TSVを使用してフォトダイオード層と読み出し層を接続します。
メリット:
- レンズからの光が最初にフォトダイオードに当たり、その後回路に到達
- 画質の向上
開発企業:
- 東芝(Through Chip Via: TCVと命名)
- Aptina
- STMicroelectronics
商業化:
2007年〜2008年
用途:
- スマートフォンカメラ
- デジタルカメラ
3. 3D DRAM
概要:
複数のDRAMダイをTSVで積層し、大容量メモリを実現します。
開発企業:
- Elpida Memory: 2009年9月に世界初の8GB DRAMモジュール(4つのDDR3 SDRAMダイを積層)を開発
- Samsung Electronics: 2010年に世界初のTSV技術を用いたDRAMモジュールを開発、2014年8月に64GB DDR4 DRAMモジュールの量産を発表
用途:
- サーバ
- データセンター
- ハイパフォーマンスコンピューティング
4. シリコンインターポーザ
概要:
シリコンインターポーザは、TSVを含むシリコン基板で、複数のICを接続します。
用途:
- 2.5Dパッケージ
- GPU
- FPGA(Field Programmable Gate Array)
- データセンターチップ
技術:
Via-First TSVが使用されます。
5. MEMS(Micro-Electro-Mechanical Systems)
概要:
MEMSデバイスとロジックをTSVで統合します。
用途:
- センサー
- アクチュエータ
- マイクロフォン
- 加速度計
6. RFシステム
概要:
RF(Radio Frequency)デバイスとロジックをTSVで統合します。
課題:
従来のTSVは高周波信号損失とクロストークの問題があります。
対策:
同軸TSV設計が開発されています。
用途:
- 5Gデバイス
- 無線通信機器
7. バックサイド電源供給
概要:
新しいアプローチとして、TSVを使用してシリコン基板の裏面から表面のCMOSトランジスタに電力を供給します。
メリット:
- フロントサイドの配線を信号専用にできる
- 電源供給の効率化
用途:
- 次世代ロジックデバイス
TSVの主要企業
TSV技術の開発と製造には、多くの企業が関わっています。
半導体メーカー
Samsung Electronics(サムスン電子):
- 2010年に世界初のTSV技術を用いたDRAMモジュールを開発
- 2014年に世界初の3次元TSV積層技術を適用した64GB DDR4 DRAMモジュールの量産を発表
- HBM(High Bandwidth Memory)の開発
SK Hynix:
- HBMの開発と製造
Micron Technology:
- HMC(Hybrid Memory Cube)の開発
- HBMの製造
TSMC(Taiwan Semiconductor Manufacturing Company):
- TSV製造方法、3D ICスタッキング用TSV設計、パッケージング関連TSV構造など、多数の特許を保有
Intel:
- 3D ICとTSV技術の研究開発
東芝:
- CMOSイメージセンサー用TSV(Through Chip Via: TCV)を2007年〜2008年に商業化
パッケージング企業
Amkor Technology:
- 2.5D/3D TSVパッケージングソリューションの提供
- TSVウェハプロセス(ウェハの薄化、裏面メタライゼーション)
- 注: Amkorは、TSVの形成(エッチング)自体は行わず、すでにブラインドTSVが形成されたウェハを受け取ってプロセスを行います
ASE Group(Advanced Semiconductor Engineering):
- TSVベースのパッケージングソリューションの提供
STATS ChipPAC:
- TSVベースのパッケージングソリューションの提供
装置メーカー
Applied Materials:
- TSV製造用の装置を提供
- エッチング、堆積、CMP(化学機械研磨)装置
ACM Research:
- TSV用のウェット処理およびメッキシステムを提供
- Ultra C SAPS: TSVエッチング後のポリマー除去
- Ultra ECP 3D: 高アスペクト比TSVへの銅メッキ
- Ultra SFP: ストレスフリー研磨
Lam Research:
- TSVエッチング装置
Tokyo Electron:
- TSV製造用の堆積装置とエッチング装置
その他
ALLVIA Inc.:
- TSVパッケージング業界に関与
TSV市場の成長
TSV技術市場は、急速に成長しています。
成長率:
AnySiliconによると、TSV市場は2024年から2031年にかけて年平均成長率(CAGR)26%で成長すると予測されています。
成長要因:
- 小型化された半導体チップの需要増加
- 通信、自動車、航空宇宙・防衛、医療、産業製造などのさまざまな分野での応用
- スマートフォン、ラップトップ、デスクトップ、ノートブック、タブレットなどの消費者向け電子機器での需要
まとめ
TSV(Through Silicon Via、シリコン貫通電極)は、シリコンウェハまたはダイを垂直に貫通する電気的接続です。
主な特徴:
- 3Dパッケージと3D集積回路を実現する高性能インターコネクト技術
- 従来のワイヤーボンディングやフリップチップに比べて、接続密度が高く、接続長が短い
- 高速化、低消費電力化、小型化を同時に実現
歴史:
- 1958年: William Shockleyが概念を提案
- 1980年代: 日本で3D ICが発明される
- 2000年: 「Through Silicon Via」という用語が誕生
- 2007年〜2008年: CMOSイメージセンサーで商業化
- 2009年〜2014年: 3D DRAMで商業化
TSVの種類:
- Via-First TSV(前工程TSV): FEOL前に製造、シリコンインターポーザに使用
- Via-Middle TSV(中工程TSV): FEOLとBEOLの間に製造、先進的な3D ICに使用
- Via-Last TSV(後工程TSV): BEOL後に製造、CMOSイメージセンサーに使用
製造プロセス:
- シリコンウェハの洗浄
- フォトレジストパターニング
- 深掘りエッチング(DRIE)
- 絶縁層の堆積
- バリア層とシード層の堆積
- 銅メッキ
- CMP(化学機械研磨)
- ウェハの薄化
- 裏面メタライゼーション
メリット:
- 高密度実装
- 短い接続長
- 低消費電力(約15倍削減)
- 高速化(約100倍向上)
- 小型化
- ヘテロジニアス統合
- 帯域幅の向上
デメリット・課題:
- 製造コストが高い
- 大きなピッチ
- 熱機械的ストレス
- 製造上の欠陥(ボイド、シームなど)
- RFアプリケーションでの制限
応用例:
- High Bandwidth Memory(HBM)
- CMOSイメージセンサー(CIS)
- 3D DRAM
- シリコンインターポーザ
- MEMS
- RFシステム
- バックサイド電源供給
主要企業:
- 半導体メーカー: Samsung、SK Hynix、Micron、TSMC、Intel、東芝
- パッケージング企業: Amkor Technology、ASE Group、STATS ChipPAC
- 装置メーカー: Applied Materials、ACM Research、Lam Research、Tokyo Electron
市場成長:
2024年から2031年にかけて年平均成長率(CAGR)26%で成長すると予測されています。
TSV技術は、3D集積回路と先進的なパッケージングを実現するための中核技術です。
高性能化、低消費電力化、小型化の要求が高まる中、TSVの重要性はますます増しています。
特に、AI/機械学習、データセンター、5G通信、自動運転などの分野で、TSVベースの製品が広く採用されることが期待されています。
ただし、製造コストの高さや技術的な課題も残されており、今後の技術開発と量産化によるコスト削減が重要です。
参考情報
- Wikipedia – Through-silicon via
- Samsung Semiconductor – TSV (Through Silicon Via)
- Applied Materials – Through Silicon Vias (TSV)
- Lumenci – Through-Silicon-Via (TSV) Technology
- AnySilicon – Through Silicon Via (TSV)
- ScienceDirect – Through-Silicon Vias
- Cadence – What Are Through-Silicon Vias?
- Semiconductor Engineering – Through-Silicon Vias (TSVs)
- ACM Research – Through Silicon Via (TSV) for Heterogeneous Integration
- Springer – Three-Dimensional Integrated Circuit (3D IC) Key Technology: Through-Silicon Via (TSV)
コメント